PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63-037893

(43) Date of publication of application: 18.02.1988

(51) Int. CI.

G11C 11/34

(21) Application number: 61-178743

(71) Applicant: OKI ELECTRIC IND CO LTD

(22) Date of filing:


31. 07. 1986 (72) Inventor: KASHIWAKURA TOSHIHIKO

(54) STORAGE DEVICE

(57) Abstract:

PURPOSE: To save power consumption by sending a refresh timing signal to each D. RAM bank based on information stored in a storage means corresponding to each D. RAM to apply refreshing to only a bank receiving the said signal.

CONSTITUTION: In controlling the software of a word processor from an operating system, the operation system gives an instruction to a refresh-enable control circuit 5 so as not to refresh a D. RAM bank not programmed to set to reset registers 52-1\$52-n. In accessing the bank not refreshed for the storage of text, a disable bank access signal line 111 is active to inform the state to a CPU. The CPU gives an instruction of the refresh of the bank to the circuit 5 and in case of the enable state, information is written. Through the constitution above, since only minimum



banks are refreshed, the refresh power consumption is reduced remarkably.

LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

⑩ 日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-37893

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和63年(1988)2月18日

G 11 C 11/34

363

J - 8522 - 5B

審査請求 未請求 発明の数 1 (全5頁)

劉発明の名称 記憶装置

> 创特 頤 昭61-178743

23出 昭61(1986)7月31日

砂発 明 倉 俊 彦 ⑪出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

砂代 理 人 弁理士 吉田 精孝

1. 発明の名称 記憶装置

2. 特許請求の範囲

ダイナミック・ランダムアクセスメモリ(D ・RAM)により、複数のパンク(D・RAMパ ンク)を構成したメモリを有する記憶装置におい τ,

各D・RAMパンクの記憶内容をリフレッシ ュすべきか否かを示す情報を記憶する手段と、

前記情報に応じて、各D・RAMパンクにり フレッシュ用のタイミング信号を送出するか否か を選択するスイッチ手段とを設けた

ことを特徴とする記憶装置。

3、発明の詳細な説明

(産業上の利用分野)

本発明は、ダイナミック・ランダムアクセス メモリ(以下、D・RAMと称す。)を使用した 記憶装置に関するものである。

(従来の技術)

第2回は従来のD・RAMを用いた記憶装置 の一構成例を示すプロック図で、メモリ1は1個 のD・RAMチップからなるD・RAMパンクを 複数、ここでは「個組合せてなる。各D・RAM パンク1-1,1-2,……1-nへは、メモリ タイミングコントローラ2から各種のタイミング 個号、即ちロウ・アドレス・ストロープ(RAS) 信号、カラム・アドレス・ストロープ(CAS) **個号およびライト・イネーブル(WE) 個母を送** 出する信号線(実際には各信号毎に信号線が設け られているが、図面上では名D・RAMパンクに 対して 1 本の籍として示す。) 101 - 1。 101 -2. ……101 — n が接続され、また、アドレスマ ルチプレクサ3からメモリ・アドレス信号を送出 する信号線102 が接続されている。

リフレッシュを行なう際には、リフレッシュ コントローラ4からメモリタイミングコントロー ラ2へ、リフレッシュ・リクエスト信号線 103 を 介して、リフレッシュのタイミングを発生するよ うに要求し、アドレスマルチプレクサ3へは、リ

特開昭63-37893 (2)

フレッシュ・アドレス信号線104 を介してリフレッシュアドレスを出力する。

このため、全てのD・RAMパンク1-1~ 1-nにおいて、一斉にリフレッシュが行なわれ る如くなっていた。

(発明が解決しようとする問題点)

しかしながら前記装置では、システムが必要とするデータが全くない、即ち内容の保持の必要性のないD・RAMパンクに対してもリフレッシュを行なっていたため、リフレッシュ時に無駄な鑑力を消費するという問題点がめった。

ないD・RAMはリフレッシュされない。 (実施例)

第1回は本発明の一変施例を示すもので、図中、第2回と同一構成部分は同一符号をもって表わす。即ち、1はD・RAMパンク1-1~1- n からなるメモリ、2はメモリタイミングコントローラ、3はアドレスマルチプレクサ、4はリフレッシュコントローラ、5はリフレッシュイネー n はスイッチである。また、第3回(a)(b)はリフレッシュする場合、およびリフレッシュしない場合における各都の信号を示す回である。

リフレッシュイネーブルコントローラ 5 は、スイッチ 6 ー 1 ~ 6 - n を制御し、アドレス監視を行なうもので、5 1 は C P U (図示せず)等からの命令を解析するデコーダ、5 2 - 1 . 5 2 - 2 . … … 5 2 - n は命令による情報を保持し、スイッチ 6 - 1 ~ 6 - n の間間を制御するレジスタ、5 3 はアドレスをメモリバンク信にデコードするデコーダ、5 4 - 1 . 5 4 - 2 . … … 5 4 - n は

本発明は前記問題点を除去し、D・RAMを使用した消費電力の少ない記憶装置を提供することを目的とする。

(問題点を解決するための手段)

本発明では前記問題点を解決するため、ダイナミック・ランダムアクセスメモリ(D・RAM)により、複数のパンク(D・RAMパンク)を構成したメモリを有する記憶装置において、各D・RAMパンクの記憶内容をリフレッシュすべきか否かを示す情報を記憶する手段と、前記情報に応じて、各D・RAMパンクにリフレッシュ用のタイミング信号を送出するか否かを選択するスイッチ手段とを設けた。

(作用)

本発明によれば、各D・RAMバンクに対応する記憶手段に記憶された情報に基づいて、各D・RAMバンクにリフレッシュ用のタイミング信号が送出され、又は送出されず、該タイミング信号が送出されたD・RAMバンクのみ、その内容がリフレッシュされ、タイミング信号が送出され

デコーダ 5 3 の出力がアクティブになった時、レジスタ 5 2 - 1 ~ 5 2 - n の状限を調べる比較器、5 5 は比較器 5 4 - 1 ~ 5 4 - n の各出力を入力とする n 入力オアゲートである。

スイッチ6-1~6-nは、各信号線101 - 1~101 - nの途中に設けられ、リフレッシュイネーブルコントローラ5よりの制御線106 - 1. 106 - 2, ……106 - nの状態に応じて、電気的に開閉を行なう如くなっている。

メモリタイミングコントローラ 2 はメモリ・アクセス・リクエスト信号線 107 からの信号、 又はリフレッシュ・リクエスト信号線 103 からの信号により、信号線 101 ー 1 ~ 101 ー n を介して D・R A M パンク 1 ー 1 ~ 1 ~ n へ 制御のための R A S 信号。 C A S 信号。 W E 信号を出力し、 これとともにアドレスマルチプレクサ 3 に対して、 M P X 信号線 105 を介して M P X 信号を出力する。

アドレスマルチプレクサ3はこのMPX個号 に基づいて、第3図(a)(b)に示すように、D・R AM1-1~1-nに対して出力するアドレス僧

特開昭63-37893 (3)

月の列アドレスおよび行アドレスの切替えを行ない、また、リフレッシュを行なう際にはリフレッシュ・アドレスを出力する。

D・RAMバンク1-1~1-nに出力される信号のうち、信号線101-1~101-nを介して送られるRAS. CAS, WEの各タイミング信号は、スイッチ6-1~6-nを経てD・RAMバンク1-1~1-nへ送出される。

リフレッシュイネーブルコントローラ1へは、信号線108 を介してCPU等から初御信号が与えられ、該制御信号はデコーダ51により解析され、レジスタ52-1~52-nのいずれかが選択され、リフレッシュ・イネーブル制御輪106-1~106-nの状態を定める。この制御輪106-1~106-nはスイッチ6-1~6-nを制御し、その回路の開閉を行なう。

また、リフレッシュ・イネーブル制御線106 - 1 ~ 106 - n はそれぞれ比較器 5 4 - 1 ~ 5 4 - n の入力の一方に接続されており、比較器 5 4 - 1 ~ 5 4 - n の他方の入力にはアドレスパス

これによりレジスタ52-1~52-nをセット し、又はリセットする。この結果、プログラムが 在駐するD・RAMバンク以外はリフレッシュが 行なわれなくなる。

ワードプロセッサを用いてテキストを入力していくと、データはだんだん大きくなるが、リフレッシュが行なわれていない D・RAMパンクへテキストを格納しようとアクセスすると、ディーセプル・パンク・アクセス信号線 1111 がアクティブとなり、このことを CPUへ知らせる。これにより CPUはアクセスしようとした D・RAMパンクのリフレッシュを行なうよう、リフレッシュ・イネーブル・コントローラ 5 へ命令を送る。リスに格納しようとしたデータを再び組込む。

このようにして保持すべきデータ風が切え、 より多くのメモリが必要となれば、リフレッシュ を行なうD・RAMパンクを増やし、不要になれ は再びリフレッシュをやめることができる。

(発明の効果)

109 中のアドレス信号をデコーダ 5 3 によりデコードしたアドレスデコード信号線 110 ー 1 ~ 110 - n が接続されている。

このアドレスデコード信号線110 - 1 ~ 110 - n は、対応するD・RAMパンクが選択された時にアクティブになり、接続されている比較器54-1~54-nが、リフレッシュイネーブル制御線106 - 1~106 - n の状態を調べ、リフレッシュが行なわれていない場合には、ディセーブル・パンク・アクセス信号線111 によりCPU等に知らせる。

次に、本発明の記憶装置をワードプロセッサ に使用した場合を例にとって、その動作を説明する。

まず、オペレーティングシステム(以下、OSと称す。)からワードプロセッサのソフトウェアに割御が覆されるが、この時、OSはプログラムがロードされなかったD・RAMパンクについて、リフレッシュを行なわないよう、リフレッシュ・イネーブル・コントローラ5へ命令を出力し、


4. 園面の簡単な説明

第1図は本発明の記憶装置の一実施例を示す プロック図、第2図は従来の記憶装置の一例を示 すプロック図、第3図(a)(b)はメモリアクセス時 およびリフレッシュ時における各部の信号波形図 で、第3図(a) はリフレッシュを行なうD・RA Mバンクにおける波形図、第3図(b) はリフレッ シュを行なわないD・RAMバンクにおける波形 図である。

特開昭63-37893 (4)


 $1 \cdots$ メモリ、 $1 - 1 \sim 1 - n \cdots D \cdot RAMK$ ンク、 $2 \cdots$ メモリタイミングコントローラ、 $3 \cdots$ アドレスマルチプレクサ、 $4 \cdots$ リフレッシュイネーブルコントローラ、 $5 2 - 1 \sim 5 2 - n \cdots$ レジスタ、 $6 - 1 \sim 6 \sim n \cdots$ スイッチ。

特 許 出 顧 人 神 健 気工 梨株式 会 社 代理人 弁理士 古 田 精 孝




従来の記憶装置の一例を示す図

第2図



本党明の記憶を置の一支施例を示す図 第1図

特開昭63-37893 (5)



メモリアクセス時およびリフレッシュ時の各部の波形図

第3図